微處理器，即CPU(Central Processing Unit，中央處理單元，又稱微處理器)是指由一片或幾片大規(guī)模集成電路組成的具有運算器和控制器功能的中央處理機部件，它是計算機系統(tǒng)的核心或“大腦”，支配整個計算機系統(tǒng)工作。^[1]

　　微處理器最基本的功能結(jié)構(gòu)包括：運算器、控制器、寄存器組及內(nèi)部總線。圖給出的是某8位微處理器的內(nèi)部結(jié)構(gòu)圖，它包括：運算器、寄存器組(其中包括：累加器、狀態(tài)寄存器、程序計數(shù)器和其他功能的寄存器組)、指令寄存譯碼器、地址寄存器、數(shù)據(jù)緩沖器、內(nèi)部數(shù)據(jù)總線、外部引線(包括：地址信號線、數(shù)據(jù)信號線、控制/狀態(tài)信號線)等。各部分在微處理器中起著不同的作用：

　　(1)運算器：是執(zhí)行運算的部件，在控制信號作用下可完成加、減、乘、除、與、或、非、異或以及移位等工作，故又稱為算術(shù)邏輯單元。

　　(2)寄存器組：用了加快運算和處理速度、暫存參加運算的數(shù)據(jù)或運算的中間結(jié)果，是微處理器中十分重要的部分。寄存器組中包括：

　　1)累加器：是通用寄存器中的一個。通常微處理器中至少包含一個累加器，它的功能比其他寄存器多。

　　2)狀態(tài)寄存器：是寄存器組中的一個。專用于記錄微處理器運行的某種重要狀態(tài)，程序可以根據(jù)其提供的狀態(tài)，來控制CPU的運行。

　　3)程序計數(shù)器：是加一計數(shù)器，每提供一個地址后自動加一，指向下一步要執(zhí)行指令所在存儲單元的地址。8位機為16位加一計數(shù)器，可提供65536(=0～FFFFH)個地址，硬件決定上電或復(fù)位時的初值狀態(tài)。程序計數(shù)器是專為處理器提供的，用戶無法通過指令訪問它。其內(nèi)容可以通過內(nèi)部數(shù)據(jù)總線得到修改。

　　4)其他功能的寄存器組

　　(3)內(nèi)部數(shù)據(jù)總線：它是微處理器內(nèi)部各部分之間的數(shù)據(jù)傳輸通道，且為雙向的。其總線的寬度決定微處理器內(nèi)部數(shù)據(jù)傳輸?shù)奈粩?shù)。

　　(4)指令寄存譯碼器：它由指令寄存器(IR)、指令譯碼器(ID)和控制邏輯(PLA)組成，是整個微處理器的控制指揮中心。CPU通過總線將外部存儲器中的指令取入，并暫存在IR中。對IR中的指令進行分析解釋，通過控制邏輯(PLA)產(chǎn)生相應(yīng)的控制信號，來協(xié)調(diào)整個計算機有序地工作。

• 對CPU內(nèi)部：控制著各部分的工作。

• 對CPU外部．摔制CPU對外部讀操作或?qū)懖僮鳎畬Υ鎯ζ鞑僮骰驅(qū)/O接口操作等。

　　(5)地址寄存器：用于寄存CPU要向外部發(fā)出的地址，其內(nèi)容來源可以是程序計數(shù)器，也可以是內(nèi)部總線。通過它將地址輸出給CPU以外的存儲器或I/O接口。

　　(6)數(shù)據(jù)緩沖器：起到CPU內(nèi)、外傳輸數(shù)據(jù)的緩沖作用，只有CPU允許數(shù)據(jù)傳輸時，該緩沖器的門才會打開。對于8位機它是8位的，對于16位機為16位。

　　(7)數(shù)據(jù)信號線(DB)：CPU與存儲器或I/O接口之間傳輸數(shù)據(jù)的通道，其寬度決定CPU與外部存儲器或I/O接口傳輸數(shù)據(jù)的位數(shù)。

　　(8)地址信號線(AB)：是CPU提供地址信息的通道，其寬度決定CPU對外的尋址范圍。

　　(9)控N/狀態(tài)信號線：用于傳輸控制或狀態(tài)信號的通道，如提供讀信號、寫信號、存儲器選通信號、I/O接口選通信號等，也可以接收時鐘信號等。

　　隨著技術(shù)的發(fā)展，微處理器功能的增強，微處理器的內(nèi)部除了上述基本部分，還會增加存儲器管理部件、高速緩存部件等。

　　微處理器的工作過程就是執(zhí)行程序的過程，而執(zhí)行程序就是逐步執(zhí)行一條條指令的過微處理器僅能識別機器指令，需使用各種編譯器將由高級程序設(shè)計語言編制的程序轉(zhuǎn)機器指令構(gòu)成的程序。微處理器在執(zhí)行一條指令時，主要按以下幾個步驟去完成：

• 取指令：控制器發(fā)出信息從存儲器取一條指令。

• 指令譯碼：指令譯碼器將取得的指令翻譯成起控制作用的微指令。

• 取操作數(shù)：如果需要操作數(shù)，則從存儲器取得該指令的操作數(shù)。

• 執(zhí)行運算：CPU按照指令操作碼的要求，通過執(zhí)行微指令，對操作數(shù)完成規(guī)定的運算處理。

• 回送結(jié)果：將指令的執(zhí)行結(jié)果回送到內(nèi)存或某寄存器中。

　　微處理器的操作是周期性的，即取指令，指令譯碼，取操作數(shù)，再取指令……，這一系列操作步驟是精確地按照時序進行的，因此微處理器需要一個時序電路。時序電路受控于晶體振蕩電路所生成的標(biāo)準(zhǔn)振蕩脈沖信號，一旦機器加電，時序電路便連續(xù)不斷地發(fā)出時鐘信號。

　　在微機系統(tǒng)中，CPU是在時鐘信號控制下，按節(jié)拍有序地執(zhí)行指令序列?？偩€周期就是機器周期，它是指處理器通過總線一次完成一個字節(jié)或若干個字節(jié)的傳輸所需要的時間。向存儲器或I/O端口寫入一個字節(jié)或若干個字節(jié)所需時間，稱為存儲器寫或I/O寫總線周期；從存儲器或I/O端口讀出一個字節(jié)或若干個字節(jié)所需的時間稱為存儲器讀或I/O讀總線周期。

　　一條指令從取指開始至執(zhí)行完畢所需要的時間稱為指令周期。通常一個指令周期由一個到幾個總線周期構(gòu)成：而一個基本的總線周期包括4個時鐘周期，即4個時鐘狀態(tài)Tl、T2、T3和T4，需要時還要加入數(shù)量不定的等待周期(Tw)。若在完成一個總線周期后不發(fā)生任何總線操作，則填入空閑狀態(tài)時鐘周期(Ti)；若存儲器或I/O端口在數(shù)據(jù)傳送中不能以足夠快的速度做出響應(yīng)，則在T3與T4間插入一個或若干個Tw。

　　(1)T1狀態(tài)：微處理器向數(shù)據(jù)/地址復(fù)用的總線上輸出地址信息，指示尋址的存儲單元或I/O設(shè)備的端口地址：此時地址鎖存。

　　(2)T2狀態(tài)：地址信息消失，ADl5～ADO進入高阻狀態(tài)，為傳送數(shù)據(jù)作好準(zhǔn)備。

　　(3)T3狀態(tài)：CPU通過ADl5～ADO傳送數(shù)據(jù)，這些數(shù)據(jù)可能由微處理器發(fā)出，也可能來自存儲器或I/O端口。

　　(4)T4狀態(tài)：微處理器從總線上讀入數(shù)據(jù)到內(nèi)部寄存器或?qū)⒖偩€上的數(shù)據(jù)寫入存儲器或I/0端口，總線周期結(jié)束。

　　早期的8088、80286，執(zhí)行一條指令的時間需要1個到幾個總線周期；80486采用指令流水線設(shè)計，執(zhí)行一條指令實際只需1個時鐘周期(微處理器時鐘周期)；Pentium處理器采用超標(biāo)量設(shè)計，在1個時鐘周期(微處理器時鐘周期)內(nèi)可以執(zhí)行兩條指令。

　　微處理器的工作時鐘產(chǎn)生方法：一、由專用時鐘電路加晶振產(chǎn)生；二、晶振直接接到微處理器時鐘引腳上，由微處理器內(nèi)部時鐘電路處理生成。

　　1．微處理器的特點

　　(1)體積小，功耗低

　　(2)可靠性高，使用環(huán)境要求低

　　由于使用大規(guī)模集成電路和超大規(guī)模集成電路，簡化了外接線和外加邏輯，安裝容易，大大提高了可靠性。

　　(3)系統(tǒng)設(shè)計靈活，使用方便

　　現(xiàn)在的微處理器芯片及其相應(yīng)支持邏輯都有標(biāo)準(zhǔn)化、系列化產(chǎn)品，用戶可根據(jù)不同的要求構(gòu)成不同規(guī)模的系統(tǒng)。

　　2．微處理器的分類

　　(1)按微處理器位數(shù)分類有：位片、4位、8位、12位、16位、32位、64位等微處理器。

　　(2)按微處理器的應(yīng)用領(lǐng)域分類有：通用高性能微處理器、嵌入式微處理器、數(shù)字信號處理器和微控制器。